新技术浪潮与变革下，国产EDA如何破局？

众所周知，芯片是现代科技的核心关键和技术底座。

而 EDA 作为集成电路产业链上游的关键环节，是设计大规模集成电路必备的工具，堪称 " 芯片之母 "，也是一个公认市场规模本身不大，但却能撬动半导体产业链的关键 " 杠杆 "。

近年来，随着全球芯片市场的动荡和变革，强韧、高效和创新的 EDA 生态建设成为了业界迫切的需求。

在此背景和趋势下，在 11 月 10 日举行的 ICCAD 2023 高峰论坛上，上海思尔芯技术股份有限公司（下文简称 " 思尔芯 "）副总裁陈英仁带来了《共赢 EDA 新生态：全方位解决方案与多元合作》的主题演讲，围绕数字 EDA 的产业破局、技术创新，以及如何铸造国产 EDA 新生态等话题进行了精彩分享，同时也重点展示了思尔芯在数字 EDA 领域的全面解决方案。

思尔芯副总裁陈英仁

陈英仁表示，尽管面对国际巨头的市场竞争和围追堵截，面对技术积累、人才储备、生态缺失的诸多短板，但本土 EDA 厂商近年来在政策和资本的大力扶持、产业链伙伴协同合作，以及行业人才不断取得突破的趋势下，如雨后春笋般爆发，迎难而上。

他强调，" 在 EDA 新生态中，除了追求经济回报外，更要注重与合作伙伴建立基于‘利 义’ " 的深度合作关系，共同推动行业的繁荣与进步。"

所谓利，即对利益的追求，EDA 技术的革新一方面可以给资本带来利益回报，另一方面可以帮助客户提高设计效率，降低成本，增强竞争力，为客户带来经济效益；义，则是对双赢的新定义，EDA 企业与合作伙伴不仅仅是经济利益，更重要的是合作与责任的共同承担。

不难理解，EDA 与国产技术同行，秉承 " 利 义 " 的原则，打造有温度的合作关系，才是共筑 EDA 产业新生态的基础。

新技术浪潮推动 EDA 创新与变革

当前，除了本土 EDA 厂商和行业伙伴自身努力谋发展之外，芯片领域新兴技术层出不穷，新兴架构、标准、需求和理念也在不断推动行业进步。当下 RISC-V、Chiplet 和 AI 技术成为行业高频词，其发展和成熟给 EDA 厂商带来了新挑战和新机遇。

陈英仁表示，面对 RISC-V、AI、Chiplet 等技术的快速发展，EDA 技术必须进行创新和变革，以满足新的设计和实现需求。

RISC-V 为设计带来更多可能性

首先来看 RISC-V，RISC-V 架构从设计理念上摒弃了 " 历史包袱 "，具有精简、低功耗、模块化、可扩展、开放开源等技术优势，旨在为芯片设计带来更多可能性。

尤其是在物联网（IoT）领域，开源架构 RISC-V 的出现，进一步点燃了新晋者的热情。

在逐渐走向成熟的 IoT 行业中，RISC-V 以其极具多样性、低功耗、高安全性和成本效益的优势，展现出巨大的潜力。更重要的是，其开源和高度可定制的特性赋予了芯片设计企业更大的自主权，从而满足了多样化的客户需求。

根据 RISC-V 基金会数据，2022 年采用 RISC-V 架构的处理器核已出货 100 亿颗，其中绝大多数出货都集中在 MCU 和 IoT 领域。预计到 2025 年，RISC-V 架构的处理器核出货量将突破 800 亿颗。在出货量暴增的同时，RISC-V 应用场景不再局限于低功耗物联网领域，而是逐渐向手机、电脑、汽车、数据中心等应用领域拓展。

不仅如此，RISC-V 作为一种开放指令集架构，也为中国芯片产业提供了一个新的选择和机会。随着国际贸易冲突和 " 逆全球化 " 加剧，国内开始加速拥抱开源 RISC-V 架构发展，以避免在主流 CPU 芯片架构上受制于人，实现更多的自主创新和供应链安全。

去年出货量超 100 亿颗的 RISC-V 架构芯片，国内出货量已经占据一半，不仅有众多国内企业和科研机构加入了 RISC-V 国际基金会，还成立了中国开放指令生态联盟和国内首个 RISC-V 专利联盟，致力于推动中国 RISC-V 芯片生态建设。

RISC-V 技术正凭借其开放性、高效性和卓越的可扩展性，重新定义计算的未来。不过，任何技术的发展都存在两面性，RISC-V 在提供自主供应链机会，加速技术迭代的同时，其开放协作模式也带来了诸多挑战。

RISC-V 的劣势在于其还处于发展初期，还没有形成一个完善而统一的技术体系和商业模式。陈英仁指出，在标准细节定义、碎片化 & 稳定性以及 EDA 支持方面，RISC-V 还存在不足，为芯片设计带来挑战。

随着 RISC-V 技术深入各领域，它以开源、简洁和高度可扩展的特性正逐步塑造未来。尽管 RISC-V 潜力巨大，其生态系统仍存在待完善之处。特别是其独立、灵活和弹性的设计理念让系统碎片化的问题剧增。

EDA 的任务就是倾听客户需求，来满足他们在不同应用对产品设计或生态系统的支持。

为了应对这些挑战，思尔芯为 RISC-V 提供了涵盖微架构分析、系统整合、规范符合性测试以及软件性能评估的一系列优化解决方案。通过思尔芯的 " 芯神匠 " 的系统 & 应用性能分析、" 芯神瞳 " 的评估架构配置 / 软件性能分析、" 芯神鼎 " 的规范符合性测试等策略，构建一个更高效和稳定的 RISC-V 平台。

据悉，思尔芯还在助力北京开源芯片研究院 " 香山 " 项目的不断演进。

" 香山 " 高性能 RISC-V 处理器是一个由中国科学院计算技术研究所孕育出的开源项目，从 " 香山 " 的第一代到目前的第三代，其背后的技术支撑与演进都离不开思尔芯的助力，开芯院都采用了思尔芯的 " 芯神瞳 " 原型验证解决方案，加速其技术的演进与应用落地。

在集成电路和微处理器设计中，原型验证是不可或缺的一环，它涉及到在真实硬件上验证设计的功能、性能和可靠性。思尔芯为 " 香山 " 提供了一个针对性的解决方案——芯神瞳 VU19P 原型验证系统，使 " 香山 " 能够高效地完成 SPEC 跑分验证、IO 验证以及 BSP 驱动的开发等工作，涵盖了从硬件设计到软件集成的整个生命周期的不同方面。

Chiplet 技术：未来算力芯片的解决方案

RISC-V 之外，当下 Chiplet 技术的发展也给本土 EDA 厂商带来 " 换道超车 " 的新机遇。

Chiplet 又称 " 小芯片 " 或 " 芯粒 "，通过将不同工艺节点和不同材质的芯片通过先进封装技术集成在一起，形成一个系统芯片，实现了一种新形式的 IP 复用。

在芯片产业，由于 Chiplet 能够缓解性能、功耗和成本的限制，大幅度降低对最先进工艺的要求和成本负担，这一技术方向受到行业追捧，AMD、英特尔等公司已采用 Chiplet 方案设计芯片，此方案也被称为 " 异构集成 "。

与 RISC-V 技术类似，Chiplet 新趋势背后也面临新挑战。

陈英仁表示，Chiplet 趋势下，更多异构芯片和各类总线的加入，整个过程将会变得更加复杂，对 EDA 工具也提出了新要求。一方面，芯片的设计必须适应不同 IP、不同 Chiplet 组合的复杂产品形态，异构集成系统中接口与标准的统一性，设计者需在异构芯片的性能与灵活性之间找到平衡；另一方面，Chiplet 正重塑半导体产业链， 推动新的 EDA 工具链，以及 IP、设计、后端封装 / 生产等新的上下游生态结合，催生新的商业模式。

针对此类需求，EDA 业内提出了混合异构验证方法，成熟的 Chiplet，RTL-Ready IP，System Modeling IP 可以在一个系统中同时建模验证，并发挥 Chiplet、RTL-Ready IP 的高速优势，也支持 System Modeling IP 的灵活配置功能。

据悉，对于异构芯片设计验证的需求，思尔芯也提出了基于验证云系统的统一验证平台，平台融合架构设计、原型验证等不同解决方案，以期实现高效快速验证。

AI EDA：适应存储和算力爆炸性增长的挑战

此外，在 ChatGPT 引领的新一代生成式 AI 浪潮下，随着 AI 应用的持续增长，为芯片和 EDA 生态带来新机遇的同时，也引发了对算力基础设施的需求飙升，而作为算力基础的高性能芯片，存储与算力的爆发式增长对 SoC 设计和验证施加了巨大压力。

陈英仁表示，AI 技术的发展不仅加速了更复杂的计算需求、更强的功能性和更快的数据传输速度，同时也为芯片研发人员带来了前所未有的挑战，传统的芯片设计方法已经不能适应当前的市场需求；此外，AI 引擎一改传统的冯诺 · 依曼架构，在新的框架需求下，探索应用驱动算法、算法驱动软件，以及软硬件架构灵活协同设计，引领芯片设计的下一场革新，芯片设计行业迫切需要 EDA 的创新来应对 AI 时代的新变革。

尤为值得关注的是，在集成电路规模越发庞大的现实情况下，从设计到流片的全流程中，验证变得尤为重要。因为有效的验证不仅能确保电路设计层面的完善，还保证了其在实际应用中的稳定运行，从而降低修正和调整的成本和时间。

为了应对这一挑战并缩短验证周期，硬件仿真成为了超大规模集成电路验证的关键工具。同时，AI 算力的飞速增长不仅促进了 EDA 工具的快速演进，还与 EDA 工具结合，催生了一种 " 双向加速 " 的良性循环。

对此，思尔芯推出了首款国产企业级硬件仿真系统——芯神鼎 OmniArk，该硬件仿真系统采用了由 AI 驱动的智能编译引擎，能够在编译流程中极大地减少编译时间和内存占用，实现增量编译，并能智能匹配 P&R 策略，从而显著提高布线的成功率。

芯神鼎将 AI 应用于编译流程，推动了芯片设计领域的发展，开启了 EDA 验证新时代。

此外，思尔芯的芯神瞳逻辑系统和逻辑模块产品也是目前市场上颇具竞争力的原型验证解决方案，其高性价比获得了市场的青睐。前不久，思尔芯发布了最新一代原型验证解决方案——芯神瞳逻辑系统 S8-40，也为当前如 AI、GPU 芯片等大存储和大数据设计提供了有效的解决方案。

思尔芯，20 年持续打造数字 EDA 全流程

整体来看，面对 RISC-V、Chiplet、AI 等技术的快速进展，EDA 技术必须进行创新和变革，以满足新的设计和实现需求。

在新技术引领的行业契机和挑战下，思尔芯致力于通过新技术的布局、前瞻性的探索，围绕应用创新、软硬交互和系统工程等多方面打造创新的生意模式，为客户创造更大价值。

陈英仁介绍道，面临上述新技术对方便性与精准性的需求，思尔芯的工具作为载体和平台，可以对新技术做虚和实的架构探索，结合不同 EDA 厂商、IP 厂商、后端制造等产业链伙伴，一起为客户提供更有效的方案。

据了解，思尔芯于 2004 年在上海成立。近 20 年来，思尔芯持续发挥 EDA 技术优势，致力于为众多的 IC 设计企业提供全方位、全流程和全覆盖的产品组合。陈英仁表示，思尔芯专注于芯片数字前端领域，推出了一系列优质的数字 EDA 工具，如架构设计工具 " 芯神匠 "、软件仿真工具 " 芯神驰 "、硬件仿真工具 " 芯神鼎 "、原型验证工具 " 芯神瞳 "，以及提供全面的 EDA 云服务，确保芯片设计流程能够完整、准确地实现对需求规格的响应，从而加快芯片产品的开发进程。

当前，EDA 逐步上云已成趋势。思尔芯是国内首家通过自主研发推出原型验证云服务的 EDA 企业。

在 ICCAD 论坛上，中国半导体行业协会集成电路设计分会理事长魏少军教授表示，2023 年中国大陆有 3451 家芯片设计企业，比去年增加了 208 家。但这 3451 家芯片设计企业广泛分布在消费电子、工业、汽车、数据中心等多个行业。这些企业大多为中小微企业，且大多面临人手短缺，设计能力匮乏等问题，尤其是设计团队在进行仿真和验证时，往往缺乏大规模的算力集群支持。

对于 AI 和 HPC 这类对芯片设计要求更高的应用来说，不仅对开发团队的创新提出了要求，也对其硬件计算资源提出了更高的要求，所以软件上云被提了出来。可以持续扩张的算力资源，为设计与验证提供了便利，大大降低了芯片设计自动化的效率，也降低了基础设施的添置和管理成本。

在这一趋势下，EDA 厂商们纷纷开启了自己的上云之路，发展云端 EDA 业务。

思尔芯重磅发布自研数字电路调试软件 " 芯神觉 "

与此同时，在 ICCAD 2023 上，思尔芯正式发布一款自主研发的数字电路调试软件—— " 芯神觉 "，这款全新的工具集成了源代码追踪、波形图调试、原理图萃取和覆盖率分析等核心功能，旨在为工程师提供一个全面、高效的分析与调试平台。利用先进的调试技术帮助开发者简化整个调试过程，加速芯片开发。

" 芯神觉 " 在与思尔芯的其他产品如软件仿真、硬件仿真以及原型验证等工具灵活衔接，实现深度融合后，可以为芯片工程师打造一个既统一又高效的设计环境。这不仅极大地简化了繁复的调试工作，而且使得整个调试流程变得更加流畅和高效，显著提升了复杂芯片设计验证的效率。

思尔芯在 EDA 领域的技术实力受到了业界的广泛认可，通过多年耕耘，已在数字前端 EDA 领域构筑了技术与市场的双优势地位，已与超过 600 家国内外企业建立了良好的合作关系。并参与了我国 EDA 团体标准的制定，承担了多项国家及地方重大科研项目，获国家级专精特新 " 小巨人 " 企业、国家工业软件优秀产品、上海市级企业技术中心等多项荣誉资质。

随着本次 " 芯神觉 " 新品的推出，将进一步增强思尔芯数字前端 EDA 解决方案，为芯片设计企业提供了一个更全面的产品和服务组合。

写在最后

作为芯片设计领域的 " 基座技术 "，在 RISC-V、Chiplet、AI 等新技术趋势推动下，EDA 的全流程创新将撬动芯片产业的巨大变革。

同时，中国作为全球规模最大、增速最快的集成电路市场，在复杂的国际贸易关系和 " 国产替代 " 的时代浪潮下，国产 EDA 迎来巨大的发展空间和市场潜力。

诸多机会促进发展，国内 EDA 未来可期。

在这个过程中，以思尔芯为代表的国产 EDA 企业，正着力 EDA 产业的破局之路，力图铸造国产 EDA 新生态。

* 免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第 3586 期内容，欢迎关注。